Personnaliser

OK

Integrated System-Level Modeling of Network-On-Chip Enabled Multi-Processor Platforms - Kogel, Tim

Note : 0

0 avis
  • Soyez le premier à donner un avis

Vous en avez un à vendre ?

Vendez-le-vôtre
Filtrer par :
Neuf (2)
Occasion
Reconditionné

218,29 €

Produit Neuf

  • Ou 54,57 € /mois

    • Livraison à 0,01 €
    • Livré entre le 15 et le 27 mai
    Voir les modes de livraison

    rarewaves-uk

    PRO Vendeur favori

    4,8/5 sur + de 1 000 ventes

    Expédition rapide et soignée depuis l`Angleterre - Délai de livraison: entre 10 et 20 jours ouvrés.

    Nos autres offres

    • 183,99 €

      Produit Neuf

      Ou 46,00 € /mois

      • Livraison : 25,00 €
      • Livré entre le 18 et le 23 mai
      Voir les modes de livraison
      4,8/5 sur + de 1 000 ventes

      Apres acceptation de la commande, le delai moyen d'expedition depuis le Japon est de 48 heures. Le delai moyen de livraison est de 3 a 4 semaines. En cas de circonstances exceptionnelles, les delais peuvent s'etendre jusqu'à 2 mois.

    • 218,29 €

      Produit Neuf

      Ou 54,57 € /mois

      • Livraison à 0,01 €
      • Livré entre le 15 et le 27 mai
      Voir les modes de livraison
      4,8/5 sur + de 1 000 ventes

      Expédition rapide et soignée depuis l`Angleterre - Délai de livraison: entre 10 et 20 jours ouvrés.

    Publicité
     
    Vous avez choisi le retrait chez le vendeur à
    • Payez directement sur Rakuten (CB, PayPal, 4xCB...)
    • Récupérez le produit directement chez le vendeur
    • Rakuten vous rembourse en cas de problème

    Gratuit et sans engagement

    Félicitations !

    Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

    En savoir plus

    Retour

    Horaires

        Note :


        Avis sur Integrated System - Level Modeling Of Network - On - Chip Enabled Multi - Processor Platforms Format Relié  - Livre Littérature Générale

        Note : 0 0 avis sur Integrated System - Level Modeling Of Network - On - Chip Enabled Multi - Processor Platforms Format Relié  - Livre Littérature Générale

        Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.


        Présentation Integrated System - Level Modeling Of Network - On - Chip Enabled Multi - Processor Platforms Format Relié

         - Livre Littérature Générale

        Livre Littérature Générale - Kogel, Tim - 01/07/2006 - Relié - Langue : Anglais

        . .

      • Auteur(s) : Kogel, Tim - Leupers, Rainer - Meyr, Heinrich
      • Editeur : Springer Netherland
      • Langue : Anglais
      • Parution : 01/07/2006
      • Format : Moyen, de 350g à 1kg
      • Nombre de pages : 186
      • Expédition : 539
      • Dimensions : 24.8 x 16.5 x 1.4
      • ISBN : 1402048254



      • Résumé :
        Foreword. Preface.- 1. Introduction.- 2. Embedded SOC Applications.- 3. Classification of Platform Elements.- 4. System Level Design Principles.- 5. Related Work.- 6. Methodology Overview.- 7. Unified Timing Model.- 8. MP-SOC Simulation Framework.- 9. Case Study.- 10. Summary.- Appendices. A: The OSCI TLM Standard. B: The OCPIP TL3 Channel. C: The Architects View Framework.- List of Figures. List of Tables. References.- Index....

        Biographie:
        Foreword. Preface. 1. INTRODUCTION. 1.1 Organization of the Book Chapters. 2. EMBEDDED SOC APPLICATIONS. 2.1 Networking Domain. 2.2 Multimedia Domain. 2.3 Wireless Communications. 2.4 Application Trends. 2.5 First Order Application Partitioning. 3. CLASSIFICATION OF PLATFORM ELEMENTS. 3.1 Architecture Metrics. 3.2 Processing Elements. 3.3 On-Chip Communication. 3.4 Summary. 4. SYSTEM LEVEL DESIGN PRINCIPLES. 4.1 The Platform Based Design Paradigm. 4.2 Design Phases. 4.3 Abstraction Mechanisms. 4.4 Models of Computation. 4.5 Object versus Actor Oriented Design. 4.6 System Level Design Requirements. 5. RELATED WORK. 5.1 Traditional HW/SW Co-Design. 5.2 SystemC based Transaction Level Modeling. 5.3 Current Research on MP-SoC Design Methodologies. 5.4 Summary. 6. METHODOLOGY OVERVIEW. 6.1 Application Modeling. 6.2 Architecture Modeling. 6.3 Envisioned Design Flow. 6.4 MP-SoC Simulation Framework. 7. UNIFIED TIMING MODEL. 7.1 Tagged Signal Model Introduction. 7.2 Reactive Process Network. 7.3 Architecture Model. 7.4 Performance Metrics. 7.5 Summary. 8. MP-SOC SIMULATION FRAMEWORK. 8.1 The Generic Synchronization Protocol. 8.2 Generic VPU Model. 8.3 NoC Framework. 8.4 Tool Support. 8.5 Summary. 9. CASE STUDY. 9.1 IPv4 Forwarding with QoS Support. 9.2 Intel IXP2400 Reference NPU. 9.3 Custom IPv4 Platform. 9.4 Simulation Results. 10. SUMMARY. Appendices. A The OSCI TLM Standard. B The OCPIP TL3 Channel. C The Architects View Framework. List of Figures. List of Tables. References. Index....

        Sommaire:
        ..

        From the reviews: The book covers most of the major areas of system-level design and modeling, and much of the work described has been incorporated into a commercial ESL tool ... . This book's scope and range of pragmatic ideas make it valuable for a wide audience. ... When combined with the extensive list of references (260!), this is a very valuable resource for anyone interested in the area ... . It should resonate with students, researchers, and practical designers ... . (Grant Martin, IEEE Design and Test of Computers, May-June, 2007)

        Détails de conformité du produit

        Consulter les détails de conformité de ce produit (

        Personne responsable dans l'UE

        )
        Le choixNeuf et occasion
        Minimum5% remboursés
        La sécuritéSatisfait ou remboursé
        Le service clientsÀ votre écoute
        LinkedinFacebookTwitterInstagramYoutubePinterestTiktok
        visavisa
        mastercardmastercard
        klarnaklarna
        paypalpaypal
        floafloa
        americanexpressamericanexpress
        Rakuten Logo
        • Rakuten Kobo
        • Rakuten TV
        • Rakuten Viber
        • Rakuten Viki
        • Plus de services
        • À propos de Rakuten
        Rakuten.com