Formal Semantics and Proof Techniques for Optimizing VHDL Models - Pandey, Sheetanshu L.
- Format: Relié Voir le descriptif
Vous en avez un à vendre ?
Vendez-le-vôtre5,56 €
Occasion · Très Bon État
Option Express : Chez vous demain (?)
- Livraison : 3,29 €
- Livré entre le 2 et le 5 mai
Ancien livre de bibliothèque avec équipements. Edition 1999. Ammareal reverse jusqu'à 15% du prix net de cet article à des organisations caritatives.
Nos autres offres
-
-
101,41 €
Produit Neuf
Ou 25,35 € /mois
-5 € avec le code RAKUTEN5- Livraison : 25,00 €
- Livré entre le 19 et le 26 mai
Apres acceptation de la commande, le delai moyen d'expedition depuis le Japon est de 48 heures. Le delai moyen de livraison est de 3 a 4 semaines. En cas de circonstances exceptionnelles, les delais peuvent s'etendre jusqu'à 2 mois.
- Payez directement sur Rakuten (CB, PayPal, 4xCB...)
- Récupérez le produit directement chez le vendeur
- Rakuten vous rembourse en cas de problème
Gratuit et sans engagement
Félicitations !
Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !
TROUVER UN MAGASIN
Retour
Avis sur Formal Semantics And Proof Techniques For Optimizing Vhdl Models Format Relié - Livre Littérature Générale
0 avis sur Formal Semantics And Proof Techniques For Optimizing Vhdl Models Format Relié - Livre Littérature Générale
Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.
-
Peters World Map
Neuf dès 14,27 €
Occasion dès 7,24 €
-
Principes De Dressage Et D'équitation
Occasion dès 7,50 €
-
L'épreuve De Traductologie À L'agrégation Interne
3 avis
Neuf dès 21,00 €
Occasion dès 8,00 €
-
Workbook News From Great Britain Classe De Sixième
Occasion dès 6,00 €
-
Arthur Und Der Krieg Der Zwei Welten
Neuf dès 3,19 €
Occasion dès 3,74 €
-
International Express Pre-Intermediate - Workbook
1 avis
Occasion dès 3,90 €
-
Erquy Le Val-Andre 1:25 000
Neuf dès 14,30 €
Occasion dès 4,50 €
-
Say You Swear
3 avis
Neuf dès 15,40 €
Occasion dès 5,67 €
-
Evelina
1 avis
Neuf dès 18,08 €
Occasion dès 4,90 €
-
Alinka Echeverria - Sur Le Chemin De Tepeyac
Neuf dès 25,40 €
Occasion dès 4,12 €
-
Anglais Vocabulaire
3 avis
Neuf dès 15,50 €
Occasion dès 3,00 €
-
Cien Años De Soledad
Occasion dès 7,43 €
-
Le Bled Allemand Tout-En-Un
1 avis
Occasion dès 2,89 €
-
Turn The Ship Around!
1 avis
Neuf dès 14,14 €
Occasion dès 7,81 €
-
Platero Y Yo
3 avis
Occasion dès 3,74 €
-
The Hunger Games 3. Mockingjay
5 avis
Neuf dès 15,24 €
Occasion dès 4,97 €
-
The Ballad Of The Sad Café
1 avis
Occasion dès 4,00 €
-
Expo 58
Occasion dès 3,70 €
-
Le Meilleur Des Mondes
Occasion dès 3,00 €
-
Competing On The Edge: Strategy As Structured Chaos
Occasion dès 6,12 €
Produits similaires
Présentation Formal Semantics And Proof Techniques For Optimizing Vhdl Models Format Relié
- Livre Littérature Générale
Résumé :
Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions. Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.
Sommaire:
1. Introduction.- 1.1 Goals of the Work.- 1.2 Scope of the Work.- 1.3 Notation.- 1.4 Overview of Book.- 2. Related Work.- 2.1 Higher Order Logic.- 2.2 Denotational Semantics.- 2.3 Functional Semantics.- 2.4 Axiomatic Semantics.- 2.5 Petri Nets.- 2.6 Evolving Algebras.- 2.7 Boyer-Moore Logic.- 2.8 Summary.- 3. The Static Model.- 3.1 The VHDL World.- 3.2 Signals.- 3.3 Variables.- 3.4 The Port Hierarchy.- 3.5 Data Types.- 3.6 Expressions.- 3.7 Subprograms.- 3.8 Sequential Statements.- 3.9 Concurrent Statements.- 3.10 Summary.- 4. A Well-Formed VHDL Model.- 4.1 Signals.- 4.2 Variables.- 4.3 The Port Hierarchy.- 4.4 Data Types.- 4.5 Expressions.- 4.6 Sequential Statements.- 4.7 Concurrent Statements.- 4.8 Summary.- 5. The Reduction Algebra.- 5.1 Signal Assignment Statements.- 5.2 Concurrent Statements.- 5.3 The Reduced Form.- 6. Completeness of the Reduced Form.- 6.1 A Brief Overview of PVS.- 6.2 The Specification of the Reduction Algebra in PVS.- 6.3 Signal Assignment Reduction.- 6.4 Completeness.- 6.5 Irreducibility.- 6.6 Conclusion.- 7. Interval Temporal Logic.- 8. The Dynamic Model.- 8.1 Methodology.- 8.2 Evaluation of VHDL Statements.- 8.3 Transaction Lists.- 8.4 The State Space.- 8.5 Waveforms.- 8.6 Observability.- 8.7 Attributes.- 8.8 Conclusions.- 9. Applications of the Dynamic Model.- 9.1 Similarity Revisited.- 9.2 Process Folding.- 9.3 Signal Collapsing.- 9.4 Elimination of Marking.- 9.5 Summary.- 10. A Framework for Proving Equivalences using PVS.- 10.1 The Dynamic Model.- 10.2 Validation of the Semantics.- 10.3 Developing Proofs of Optimizations.- 10.4 Applications to Practical Use.- 11. Conclusions.- 11.1 Contributions of this research.- 11.2 Future Work.- Appendices A-.- A.1 The relation during(b,a) holds.- A.2 The relation finishes(b,a) holds.- A.3 Therelation overlaps(a,b) holds.- References.
Détails de conformité du produit
Personne responsable dans l'UE