ASIC Design and Synthesis - Taraate, Vaibbhav

Format: Broché
352 pages

Note : 0

0 avis

Soyez le premier à donner un avis

Vous en avez un à vendre ?

Vendez-le-vôtre

36,33 €

Produit Neuf

Ou 9,08 € /mois

Livraison à 0,01 €
Livré entre le 5 et le 8 août

Voir les modes de livraison

PRO Vendeur favori

4,5/5 sur 247 ventes

Livre de poche,Expédition depuis la Chine; Livraison sous 8-12 jours

Vous avez choisi le retrait chez le vendeur à

Payez directement sur Rakuten (CB, PayPal, 4xCB...)
Récupérez le produit directement chez le vendeur
Rakuten vous rembourse en cas de problème

Terminer ma commande

Gratuit et sans engagement

Félicitations !

Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

TROUVER UN MAGASIN

Adresse

Retour

Horaires

Note :

Avis sur Asic Design And Synthesis Format Broché - Livre Littérature Générale

Note : 0 0 avis sur Asic Design And Synthesis Format Broché - Livre Littérature Générale

Donnez votre avis et cumulez 5

Cumulez 5 en donnant votre avis

Votre note * : 1/5 2/5 3/5 4/5 5/5 Veuillez donner une note au produit

Le titre de votre avis* : Saisissez un titre

Quelques conseils :

Donnez le ton de votre avis, résumez-le en quelques mots qui apparaîtront comme le titre de votre avis.

Votre avis* : (40 caractères minimum) Saisissez un avis

Quelques conseils :

N'hésitez pas à mettre en avant les caractéristiques de ce produit, n'oubliez pas de mentionner ses avantages et/ou ses défauts éventuels. Décrivez précisément, argumentez, soyez convaincant !

Annuler

Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.

Produits similaires

Présentation Asic Design And Synthesis Format Broché
- Livre Littérature Générale

Livre Littérature Générale - Taraate, Vaibbhav - 01/01/2022 - Broché - Langue : Anglais

Auteur(s) : Taraate, VaibbhavEditeur : Springer SingaporeLangue : AnglaisParution : 01/01/2022Format : Moyen, de 350g à 1kgNombre de pages : 352Expédition : 534Dimensions : 23.5 x 15.5 x...

Auteur(s) : Taraate, Vaibbhav

Editeur : Springer Singapore

Langue : Anglais

Parution : 01/01/2022

Format : Moyen, de 350g à 1kg

Nombre de pages : 352

Expédition : 534

Dimensions : 23.5 x 15.5 x 2.0

Résumé :
This book describes simple to complex ASIC design practical scenarios using Verilog. It builds a story from the basic fundamentals of ASIC designs to advanced RTL design concepts using Verilog. Looking at current trends of miniaturization, the contents provide practical information on the issues in ASIC design and synthesis using Synopsys DC and their solution. The book explains how to write efficient RTL using Verilog and how to improve design performance. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies. The contents of this book will be useful to practicing hardware engineers, students, and hobbyists looking to learn about ASIC design and synthesis.

Biographie:

Vaibbhav Taraate is an entrepreneur and mentor at 1 Rupee S T. He holds B.E. (Electronics) degree from Shivaji University, Kolhapur (1995) and received a Gold Medal for standing first in all engineering branches. He completed his M.Tech. (Aerospace Control and Guidance) at the Indian Institute of Technology (IIT) Bombay, India, in 1999. He has over 18 years of experience in semi-custom ASIC and FPGA design, primarily using HDL languages such as Verilog , VHDL and SystemVerilog. He has worked with multinational corporations as a consultant, senior design engineer, and technical manager. His areas of expertise include RTL design using VHDL, RTL design using Verilog, complex FPGA-based design, low power design, synthesis and optimization, static timing analysis, system design using microprocessors, high-speed VLSI designs, and architecture design of complex SOCs.

Sommaire:

Chapter 1. Introduction.- Chapter 2. Design using CMOS.- Chapter 3. ASIC design synthesis for combinational design (RTL using VHDL).- Chapter 4. ASIC Design and synthesis of complex combinational logic (RTL using VHDL).- Chapter 5. ASIC Design and synthesis of sequential logic (RTL using VHDL).- Chapter 6. ASIC design guidelines.- Chapter 7. ASIC RTL Verification.- Chapter 8. FSM using VHDL and synthesis.- Chapter 9. ASIC design improvement techniques.- Chapter 10. ASIC Synthesis using Synopsys DC.- Chapter 11. Design for Testability.- Chapter 12. Static timing analysis.- Chapter 13. Multiple Clock domain designs.- Chapter 14. Low power ASIC design.- Chapter 15. ASIC Physical design.

Détails de conformité du produit

Consulter les détails de conformité de ce produit (

Personne responsable dans l'UE

)

ASIC Design and Synthesis - Taraate, Vaibbhav

Avis sur Asic Design And Synthesis Format Broché - Livre Littérature Générale

Présentation Asic Design And Synthesis Format Broché - Livre Littérature Générale

Présentation Asic Design And Synthesis Format Broché
- Livre Littérature Générale