Apres acceptation de la commande, le delai moyen d'expedition depuis le Japon est de 48 heures. Le delai moyen de livraison est de 3 a 4 semaines. En cas de circonstances exceptionnelles, les delais peuvent s'etendre jusqu'à 2 mois.

Voir le détail de l'annonce

Vous avez choisi le retrait chez le vendeur à

Payez directement sur Rakuten (CB, PayPal, 4xCB...)
Récupérez le produit directement chez le vendeur
Rakuten vous rembourse en cas de problème

Terminer ma commande

Gratuit et sans engagement

Félicitations !

Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

TROUVER UN MAGASIN

Adresse

Retour

Horaires

Note :

Avis sur Power Aware Computing Format Relié - Livre Informatique

Note : 0 0 avis sur Power Aware Computing Format Relié - Livre Informatique

Donnez votre avis

Donnez votre avis sur ce produit

Votre note * : 1/5 2/5 3/5 4/5 5/5 Veuillez donner une note au produit

Le titre de votre avis* : Saisissez un titre

Quelques conseils :

Donnez le ton de votre avis, résumez-le en quelques mots qui apparaîtront comme le titre de votre avis.

Votre avis* : (40 caractères minimum) Saisissez un avis

Quelques conseils :

N'hésitez pas à mettre en avant les caractéristiques de ce produit, n'oubliez pas de mentionner ses avantages et/ou ses défauts éventuels. Décrivez précisément, argumentez, soyez convaincant !

Annuler

Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.

Produits similaires

Présentation Power Aware Computing Format Relié
- Livre Informatique

Livre Informatique - 01/06/2002 - Relié - Langue : Anglais

Editeur : Springer Us, New York, N.Y.

Langue : Anglais

Parution : 01/06/2002

Format : Moyen, de 350g à 1kg

Nombre de pages : 404

Expédition : 954

Dimensions : 26.0 x 18.3 x 3.5

ISBN : 0306467860

Sommaire:
I Circuit Level Power Management.- 1 Comparative Analysis of Flip-Flops and Application of Data-Gating in Dynamic Flip-Flops for High Speed, Low Active and Low Leakage Power Dissipation.- 2 Low Power Sandwich/Spin Tunneling Memory Device.- II Architecture Level Power Management.- 3 Power-Efficient Issue Queue Design.- 4 Micro-Architecture Design and Control Speculation for Energy Reduction.- 5 Energy-Exposed Instruction Sets.- III Operating System Level Power Management.- 6 Dynamic Management of Power Consumption.- 7 Power Management Points in Power-Aware Real-Time Systems.- 8 A Power-Aware API for Embedded and Portable Systems.- IV Compiler Level Power Management.- 9 PACT HDL: A Compiler Targeting ASICs and FPGAs with Power and Performance Optimizations.- 10 Compiler Optimizations for Low Power Systems.- 11 Power-Performance Trade-Offs in Second Level Memory Used by an ARM-like RISC Architecture.- V Application Level Power Management.- 12 Application-Level Power Awareness.- 13 A Power-Aware, Satellite-Based Parallel Signal Processing Scheme.- 14 The Case for Power Management in Web Servers.- VI Measurements and Evaluation.- 15 Et2: A Metric for Time and Energy Efficiency of Computation.- 16 Challenges for Architectural Level Power Modeling.- 17 Software Energy Profiling.

Détails de conformité du produit

Consulter les détails de conformité de ce produit (

Personne responsable dans l'UE

)

Power Aware Computing -

Avis sur Power Aware Computing Format Relié - Livre Informatique

Présentation Power Aware Computing Format Relié - Livre Informatique

Présentation Power Aware Computing Format Relié
- Livre Informatique