Timing Optimization Through Clock Skew Scheduling -

Voir le descriptif

Note : 0

0 avis

Soyez le premier à donner un avis

Vous en avez un à vendre ?

Vendez-le-vôtre

154,90 €

Produit Neuf

Ou 38,73 € /mois

Livraison : 3,99 €
Livré entre le 29 juillet et le 4 août

Voir les modes de livraison

M_plus_L

PRO Vendeur favori

4,8/5 sur + de 1 000 ventes

Voir le détail de l'annonce

Vous avez choisi le retrait chez le vendeur à

Payez directement sur Rakuten (CB, PayPal, 4xCB...)
Récupérez le produit directement chez le vendeur
Rakuten vous rembourse en cas de problème

Terminer ma commande

Gratuit et sans engagement

Félicitations !

Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

TROUVER UN MAGASIN

Adresse

Retour

Horaires

Note :

Avis sur Timing Optimization Through Clock Skew Scheduling de Collectif - Livre Technologie

Note : 0 0 avis sur Timing Optimization Through Clock Skew Scheduling de Collectif - Livre Technologie

Donnez votre avis

Donnez votre avis sur ce produit

Votre note * : 1/5 2/5 3/5 4/5 5/5 Veuillez donner une note au produit

Le titre de votre avis* : Saisissez un titre

Quelques conseils :

Donnez le ton de votre avis, résumez-le en quelques mots qui apparaîtront comme le titre de votre avis.

Votre avis* : (40 caractères minimum) Saisissez un avis

Quelques conseils :

N'hésitez pas à mettre en avant les caractéristiques de ce produit, n'oubliez pas de mentionner ses avantages et/ou ses défauts éventuels. Décrivez précisément, argumentez, soyez convaincant !

Annuler

Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.

Produits similaires

Présentation Timing Optimization Through Clock Skew Scheduling de Collectif
- Livre Technologie

Livre Technologie - Collectif - 01/03/2000 - Langue : Anglais

Auteur(s) : Collectif

Editeur : Springer

Langue : Anglais

Parution : 01/03/2000

Nombre de pages : 220

Expédition : 497

Dimensions : 23.5 x 15.5 x 1.8

ISBN : 9780792377962

Sommaire:
1. Introduction.- 2. VLSI Systems.- 2.1 Signal Representation.- 2.2 Synchronous VLSI Systems.- 2.3 The VLSI Design Process.- 2.4 Summary.- 3. Signal Delay In Vlsi Systems.- 3.1 Delay Metrics.- 3.2 Devices and Interconnections.- 4. Timing Properties Of Synchronous Systems.- 4.1 Storage Elements.- 4.2 Latches.- 4.3 Parameters of Latches.- 4.4 Flip-Flops.- 4.5 Parameters of Flip-Flops.- 4.6 The Clock Signal.- 4.7 Single-Phase Path with Flip-Flops.- 4.8 Single-Phase Path with Latches.- 4.9 A Final Note.- 5. Clock Scheduling and Clock Tree Synthesis.- 5.1 Background.- 5.2 Definitions and Graphical Model.- 5.3 Clock Scheduling.- 5.4 Structure of the Clock Distribution Network.- 5.5 Solution of the Clock Tree Synthesis Problem.- 5.6 Software Implementation.- 6. Clock Scheduling For Improved Reliability.- 6.1 Problem Formulation.- 6.2 Derivation of the QP Algorithm.- 7. Practical Considerations.- 7.1 Computational Analysis.- 7.2 Unconstrained Basis Skews.- 7.3 I/O Registers and Target Delays.- 8. Experimental Results.- 8.1 Description of Computer Implementation.- 8.2 Graphical Illustrations of Results.- 9. Conclusions.- 10. Future Directions.- 10.1 Algorithmic Enhancements.- 10.2 Practical Considerations.- References.- Appendices.- A- Numerical Illustration of Algorithms.- A.1 Algorithm LMCS-1.- A.2 Algorithm LMCS-2.- A.3 Algorithm CSD.- B- Glossary of Terms.- C- Graphical Illustration of Results.- About the Authors.

Détails de conformité du produit

Consulter les détails de conformité de ce produit (

Personne responsable dans l'UE

)

Timing Optimization Through Clock Skew Scheduling -

Avis sur Timing Optimization Through Clock Skew Scheduling de Collectif - Livre Technologie

Présentation Timing Optimization Through Clock Skew Scheduling de Collectif - Livre Technologie

Présentation Timing Optimization Through Clock Skew Scheduling de Collectif
- Livre Technologie