Personnaliser

OK

Informations importantes : Arrêt du Club R (13 août) et Cessation d'Activité (30 septembre)

En savoir plus.

Design of Low Power Adder Using Double Gate & MTCMOS Technology - K, Priyanka

Note : 0

0 avis
  • Soyez le premier à donner un avis

98,33 €

Produit Neuf

  • Ou 24,58 € /mois

    • Livraison : 25,00 €
    • Livré entre le 10 et le 15 septembre
    Voir les modes de livraison

    Kelindo

    PRO Vendeur favori

    4,8/5 sur + de 1 000 ventes

    Apres acceptation de la commande, le delai moyen d'expedition depuis le Japon est de 48 heures. Le delai moyen de livraison est de 3 a 4 semaines. En cas de circonstances exceptionnelles, les delais peuvent s'etendre jusqu'à 2 mois.

    Publicité
     
    Vous avez choisi le retrait chez le vendeur à
    • Payez directement sur Rakuten (CB, PayPal, 4xCB...)
    • Récupérez le produit directement chez le vendeur
    • Rakuten vous rembourse en cas de problème

    Gratuit et sans engagement

    Félicitations !

    Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

    En savoir plus

    Retour

    Horaires

        Note :


        Avis sur Design Of Low Power Adder Using Double Gate & Mtcmos Technology Format Broché  - Livre Sciences de la vie et de la terre

        Note : 0 0 avis sur Design Of Low Power Adder Using Double Gate & Mtcmos Technology Format Broché  - Livre Sciences de la vie et de la terre

        Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.


        Présentation Design Of Low Power Adder Using Double Gate & Mtcmos Technology Format Broché

         - Livre Sciences de la vie et de la terre

        Livre Sciences de la vie et de la terre - K, Priyanka - 01/04/2017 - Broché - Langue : Anglais

        . .

      • Auteur(s) : K, Priyanka
      • Editeur : Lap Lambert Academic Publishing
      • Langue : Anglais
      • Parution : 01/04/2017
      • Format : Moyen, de 350g à 1kg
      • Nombre de pages : 104.0
      • ISBN : 9783330060654



      • Résumé :
        Other than reducing leakage power the MTCMOS technique could be used for a different design goal. In MOS Current Mode Logic (MCML) the operating supply voltages can be reduced by using this MTCMOS technology. We can design a low power standard cell library for the adder circuit using this MTCMOS technology which can be standardized at logic levels...

        Biographie:
        and also leads to leakage power reduction. By increasing the efficiency of packing currents into the sleep transistor more accurate results can be obtained. Future work should include the designing and fabrication of larger MTCMOS circuits....

        Sommaire:
        it includes a collection of components. This leads to even reduction in power since MTCMOS technique is used. These cells can be designed by varying the size of the sleep transistor to handle different loads and this can be used for minimum area, high speed applications. A new approach can be made for sizing the sleep transistor which indeed leads to reduction of total width of the sleep transistor for a MTCMOS circuit by making an assumption of a cell used and also by the placement of the sleep transistor. This may result in minimizing the parasitic resistances of the virtual ground net...

        Détails de conformité du produit

        Consulter les détails de conformité de ce produit (

        Personne responsable dans l'UE

        )
        Le choixNeuf et occasion
        Le service clientsÀ votre écoute
        LinkedinFacebookTwitterInstagramYoutubePinterestTiktok
        visavisa
        mastercardmastercard
        klarnaklarna
        paypalpaypal
        floafloa
        americanexpressamericanexpress
        Rakuten Logo
        • Rakuten Kobo
        • Rakuten TV
        • Rakuten Viber
        • Rakuten Viki
        • Plus de services
        • À propos de Rakuten
        Rakuten.com