Personnaliser

OK

SystemVerilog for Design Second Edition - Sutherland, Stuart

Note : 0

0 avis
  • Soyez le premier à donner un avis

Vous en avez un à vendre ?

Vendez-le-vôtre
Filtrer par :
Neuf (1)
Occasion (1)
Reconditionné

145,99 €

Occasion · Très Bon État

  • Ou 36,50 € /mois

    • Livraison : 25,00 €
    • Livré entre le 6 et le 15 mai
    Voir les modes de livraison

    USAMedia

    PRO Vendeur favori

    4,6/5 sur + de 1 000 ventes

    Service client à l'écoute et une politique de retour sans tracas - Livraison des USA en 3 a 4 semaines (2 mois si circonstances exceptionnelles) - La plupart de nos titres sont en anglais, sauf indication contraire. N'hésitez pas à nous envoyer un e-... Voir plus

    Nos autres offres

    • 222,99 €

      Produit Neuf

      Ou 55,75 € /mois

      • Livraison : 25,00 €
      • Livré entre le 13 et le 18 mai
      Voir les modes de livraison
      4,8/5 sur + de 1 000 ventes

      Apres acceptation de la commande, le delai moyen d'expedition depuis le Japon est de 48 heures. Le delai moyen de livraison est de 3 a 4 semaines. En cas de circonstances exceptionnelles, les delais peuvent s'etendre jusqu'à 2 mois.

    Publicité
     
    Vous avez choisi le retrait chez le vendeur à
    • Payez directement sur Rakuten (CB, PayPal, 4xCB...)
    • Récupérez le produit directement chez le vendeur
    • Rakuten vous rembourse en cas de problème

    Gratuit et sans engagement

    Félicitations !

    Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

    En savoir plus

    Retour

    Horaires

        Note :


        Avis sur Systemverilog For Design Second Edition Format Broché  - Livre Littérature Générale

        Note : 0 0 avis sur Systemverilog For Design Second Edition Format Broché  - Livre Littérature Générale

        Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.


        Présentation Systemverilog For Design Second Edition Format Broché

         - Livre Littérature Générale

        Livre Littérature Générale - Sutherland, Stuart - 01/10/2010 - Broché - Langue : Anglais

        . .

      • Auteur(s) : Sutherland, Stuart - Flake, Peter - Davidmann, Simon
      • Editeur : Springer Us, New York, N.Y.
      • Langue : Anglais
      • Parution : 01/10/2010
      • Format : Moyen, de 350g à 1kg
      • Nombre de pages : 448
      • Expédition : 674
      • Dimensions : 23.5 x 15.5 x 2.5
      • ISBN : 1441941258



      • Résumé :
        SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL-based design. First, modeling very large designs with concise, accurate, and intuitive code. Second, writing high-level test programs to efficiently and effectively verify these large designs. The first edition of this book addressed the first aspect of the SystemVerilog extensions to Verilog. Important modeling features were presented, such as two-state data types, enumerated types, user-degined types, structures, unions, and interfaces. Emphasis was placed on the proper usage of these enhancements for simulation and synthesis. SystemVerilog for Design, Second Edition has been extensively revised on a chapter by chapter basis to include the many text and example updates needed to reflect changes that were made between the first edition of this book was written and the finalization of the new standard. It is important that the book reflect these syntax and semantic changes to the SystemVerilog language. In addition, the second edition features a new chapter that explanis the SystemVerilog packages, a new appendix that summarizes the synthesis guidelines presented throughout the book, and all of the code examples have been updated to the final syntax and rerun using the latest version of the Synopsys, Mentor, and Cadance tools.

        Sommaire:
        to SystemVerilog.- SystemVerilog Declaration Spaces.- SystemVerilog Literal Values and Built-in Data Types.- SystemVerilog User-Defined and Enumerated Types.- SystemVerilog Arrays, Structures and Unions.- SystemVerilog Procedural Blocks, Tasks and Functions.- SystemVerilog Procedural Statements.- Modeling Finite State Machines with SystemVerilog.- SystemVerilog Design Hierarchy.- SystemVerilog Interfaces.- A Complete Design Modeled with SystemVerilog.- Behavioral and Transaction Level Modeling.

        Détails de conformité du produit

        Consulter les détails de conformité de ce produit (

        Personne responsable dans l'UE

        )
        Le choixNeuf et occasion
        Minimum5% remboursés
        La sécuritéSatisfait ou remboursé
        Le service clientsÀ votre écoute
        LinkedinFacebookTwitterInstagramYoutubePinterestTiktok
        visavisa
        mastercardmastercard
        klarnaklarna
        paypalpaypal
        floafloa
        americanexpressamericanexpress
        Rakuten Logo
        • Rakuten Kobo
        • Rakuten TV
        • Rakuten Viber
        • Rakuten Viki
        • Plus de services
        • À propos de Rakuten
        Rakuten.com