Personnaliser

OK

Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs - Chakrabarty, Krishnendu

Note : 0

0 avis
  • Soyez le premier à donner un avis

Vous en avez un à vendre ?

Vendez-le-vôtre
Filtrer par :
Neuf (1)
Occasion (2)
Reconditionné

135,67 €

Produit Neuf

  • Ou 33,92 € /mois

    • Livraison à 0,01 €
    • Livré entre le 4 et le 11 mai
    Voir les modes de livraison

    RiaChristie

    PRO Vendeur favori

    4,9/5 sur + de 1 000 ventes

    Brand new, In English, Fast shipping from London, UK; Tout neuf, en anglais, expédition rapide depuis Londres, Royaume-Uni;ria9783319023779_dbm

    Nos autres offres

    • 101,47 €

      Occasion · Comme Neuf

      Ou 25,37 € /mois

      • Livraison : 25,00 €
      • Livré entre le 11 et le 21 mai
      Voir les modes de livraison
      4,6/5 sur + de 1 000 ventes
      Service client à l'écoute et une politique de retour sans tracas - Livraison des USA en 3 a 4 semaines (2 mois si circonstances exceptionnelles) - La plupart de nos titres sont en anglais, sauf indication contraire. N'hésitez pas à nous envoyer un e-... Voir plus
    • 101,47 €

      Occasion · Comme Neuf

      Ou 25,37 € /mois

      • Livraison : 25,00 €
      • Livré entre le 11 et le 21 mai
      Voir les modes de livraison
      4,6/5 sur + de 1 000 ventes
      Service client à l'écoute et une politique de retour sans tracas - Livraison des USA en 3 a 4 semaines (2 mois si circonstances exceptionnelles) - La plupart de nos titres sont en anglais, sauf indication contraire. N'hésitez pas à nous envoyer un e-... Voir plus
    • 135,67 €

      Produit Neuf

      Ou 33,92 € /mois

      • Livraison à 0,01 €
      • Livré entre le 4 et le 11 mai
      Voir les modes de livraison

      Brand new, In English, Fast shipping from London, UK; Tout neuf, en anglais, expédition rapide depuis Londres, Royaume-Uni;ria9783319023779_dbm

    Publicité
     
    Vous avez choisi le retrait chez le vendeur à
    • Payez directement sur Rakuten (CB, PayPal, 4xCB...)
    • Récupérez le produit directement chez le vendeur
    • Rakuten vous rembourse en cas de problème

    Gratuit et sans engagement

    Félicitations !

    Nous sommes heureux de vous compter parmi nos membres du Club Rakuten !

    En savoir plus

    Retour

    Horaires

        Note :


        Avis sur Design - For - Test And Test Optimization Techniques For Tsv - Based 3d Stacked Ics de Chakrabarty, Krishnendu Format... - Livre Littérature Générale

        Note : 0 0 avis sur Design - For - Test And Test Optimization Techniques For Tsv - Based 3d Stacked Ics de Chakrabarty, Krishnendu Format... - Livre Littérature Générale

        Les avis publiés font l'objet d'un contrôle automatisé de Rakuten.


        Présentation Design - For - Test And Test Optimization Techniques For Tsv - Based 3d Stacked Ics de Chakrabarty, Krishnendu Format...

         - Livre Littérature Générale

        Livre Littérature Générale - Chakrabarty, Krishnendu - 01/12/2013 - Relié - Langue : Anglais

        . .

      • Auteur(s) : Chakrabarty, Krishnendu - Noia, Brandon
      • Editeur : Springer International Publishing Ag
      • Langue : Anglais
      • Parution : 01/12/2013
      • Format : Moyen, de 350g à 1kg
      • Nombre de pages : 264
      • Expédition : 565
      • Dimensions : 24.1 x 16.0 x 2.0
      • ISBN : 3319023772



      • Résumé :
        This book describes innovative techniques to address the testing needs of 3D stacked integrated circuits (ICs) that utilize through-silicon-vias (TSVs) as vertical interconnects. The authors identify the key challenges facing 3D IC testing and present results that have emerged from cutting-edge research in this domain. Coverage includes topics ranging from die-level wrappers, self-test circuits, and TSV probing to test-architecture design, test scheduling, and optimization. Readers will benefit from an in-depth look at test-technology solutions that are needed to make 3D ICs a reality and commercially viable.

        Biographie:
        Krishnendu Chakrabarty is a Professor of Electrical and Computer Engineering at Duke University. He received his PhD from University of Michigan. He is a Fellow of IEEE and a Distinguished Engineer of ACM....

        Sommaire:

        Introduction.- Wafer Stacking and 3D Memory Test.- Built-in Self-Test for TSVs.- Pre-Bond TSV Test Through TSV Probing.- Pre-Bond TSV Test Through TSV Probing.- Overcoming the Timing Overhead of Test Architectures on Inter-Die Critical Paths.- Post-Bond Test Wrappers and Emerging Test Standards.- Test-Architecture Optimization and Test Scheduling.- Conclusions.

        Détails de conformité du produit

        Consulter les détails de conformité de ce produit (

        Personne responsable dans l'UE

        )
        Le choixNeuf et occasion
        Minimum5% remboursés
        La sécuritéSatisfait ou remboursé
        Le service clientsÀ votre écoute
        LinkedinFacebookTwitterInstagramYoutubePinterestTiktok
        visavisa
        mastercardmastercard
        klarnaklarna
        paypalpaypal
        floafloa
        americanexpressamericanexpress
        Rakuten Logo
        • Rakuten Kobo
        • Rakuten TV
        • Rakuten Viber
        • Rakuten Viki
        • Plus de services
        • À propos de Rakuten
        Rakuten.com